2选1多路选择器的Verilog hdl

网友 2

最佳答案

回答者:网友
assign a=s?x:y; 其中a为输出,s为选择信号,x和y分别为被选择的信号。s为0时,输出y信号;s为1时,输出x信号。这几个信号的名称在这里只是示意,可任意替换为其他名称

回答

其他回答
module mux2(a0,a1,sl,z); input a0,a1.sl; output z; wire z; assign z=sl?a1:a0; endmodule
回答者:网友
我来回答